Thèse Dehia AIT FERHAT

Maitriser les coûts de fabrication des circuits intégrés tout en augmentant leur densité est d'une importance primordiale pour maintenir une rentabilité dans l'industrie du semi-conducteur. Nous nous intéressons à la fabrication des « vias ». La lithographie est utilisée pour former une disposition de vias sur une plaque de silicium à l'aide d'un masque. Si deux vias sont trop proche alors ils sont dits en conflit. L'élimination des conflits se fait par une décomposition des vias en sous-ensembles sans conflit: les vias sont ensuite formés sur la plaque de silicium en séquence, c'est du Multiple Patterning (MP). Comme les masques sont coûteux, il faut minimiser leur nombre. Une technique basée sur l'auto-assemblage des molécules (DSA) permet de grouper des vias en conflit selon certaines conditions. Le but est de trouver la meilleure façon de grouper les vias afin de minimiser le nombre de masques. Nous étudions des méthodes exactes pour concevoir des solutions optimales à ce problème.