Soutenance de thèse de Mehdi KESSAR (ROSP) lundi 14 juin à 14h00 en visio Zoom
Intitulée : " Sciences de données pour la micro-électronique : analyse de topographie "
Mehdi KESSAR soutiendra par visioconférence son travail de thèse de doctorat (École Doctorale MSTII) en collaboration avec le G-SCOP et STMicroelectronics,
intitulé : Sciences de données pour la micro-électronique : analyse de topographie Le Lundi 14 Juin à 14 heures.
Lien ZOOM pour participer à la réunion : https://grenoble-inp.zoom.us/j/7988663120
code : 140621
Les membres du jury :
Thèse dirigée par Pierre LEMAIRE, Maître de conférences, Université Grenoble-Alpes
Et codirigée par Bertrand LE-GRATIET, Docteur en sciences, STMicroelectronics
Résumé :
L'évolution de la technologie pousse la micro-électronique à des contraintes dimensionnelles de plus en plus restrictives. La taille des transistors diminue constamment, et leur densité sur les puces double tous les 18 mois, en suivant la loi de Moore. Les procédés de fabrication des puces se doivent d'être précis, avec des fenêtres de procédés de l'ordre de quelques dizaines de nanomètres. La nano-topographie sur un wafer est devenue critique pour le procédé de photolithographie, et l'intégration de ces mesures dans les procédés de fabrication est donc un enjeu grandissant.
La thèse se propose d'intégrer et d’enrichir les mesures de nano-topographie de l'outil de mesure PWG de KLA dans l'écosystème des données déjà existantes à STMicroelectronics en appréhendant les composantes de la mesure, puis en réalisant d’une part un modèle simple, compréhensif et prédictif de la topographie à l'échelle de la puce à partir des informations design. D'autre part, en proposant des principes de transformation de ces données pour les rendre plus intelligibles via notamment du feature engineering, pour des entrées de réseaux de neurones par exemple.
intitulé : Sciences de données pour la micro-électronique : analyse de topographie Le Lundi 14 Juin à 14 heures.
Lien ZOOM pour participer à la réunion : https://grenoble-inp.zoom.us/j/7988663120
code : 140621
Les membres du jury :
Thèse dirigée par Pierre LEMAIRE, Maître de conférences, Université Grenoble-Alpes
Et codirigée par Bertrand LE-GRATIET, Docteur en sciences, STMicroelectronics
- M. Bruno AGARD Professeur, Polytechnique Montréal, Rapporteur
- M. Claude YUGMA Professeur, Mines Saint-Étienne, Rapporteur
- Mme. Clarisse DHAENENS Professeur des universités, Université de Lille, Examinatrice
- M. Jérôme MALICK Directeur de recherche, Université Grenoble-Alpes, Examinateur
- M. Jean-Hervé TORTAI Chargé de recherche, CNRS, Examinateur
- Mme. Delphine LE CUNFF Docteur en sciences, STMicroelectronics, Invitée
Résumé :
L'évolution de la technologie pousse la micro-électronique à des contraintes dimensionnelles de plus en plus restrictives. La taille des transistors diminue constamment, et leur densité sur les puces double tous les 18 mois, en suivant la loi de Moore. Les procédés de fabrication des puces se doivent d'être précis, avec des fenêtres de procédés de l'ordre de quelques dizaines de nanomètres. La nano-topographie sur un wafer est devenue critique pour le procédé de photolithographie, et l'intégration de ces mesures dans les procédés de fabrication est donc un enjeu grandissant.
La thèse se propose d'intégrer et d’enrichir les mesures de nano-topographie de l'outil de mesure PWG de KLA dans l'écosystème des données déjà existantes à STMicroelectronics en appréhendant les composantes de la mesure, puis en réalisant d’une part un modèle simple, compréhensif et prédictif de la topographie à l'échelle de la puce à partir des informations design. D'autre part, en proposant des principes de transformation de ces données pour les rendre plus intelligibles via notamment du feature engineering, pour des entrées de réseaux de neurones par exemple.